Chisel
自分の手元にあるDE0-Nano-SoCなどに乗っているCyclon V FPGAなどには Logic Elementsとは別にメモリ用のブロックが内蔵されていて、Logic Elementの一部をメモリとして使うよりは 効率が良いのでできるだけ使っていきたい。 そしてQuartusはverilogのコード…
以下がリポジトリ。 github.com 書いたと言ったが一部だけだし完全ではない、とりあえず動く程度。 scalaがいまいちよくわかってないのと、chiselもまだまだなので、今後綺麗にしたりしていきたい。 テストも書いてCIとか回していけたら捗るかな。 早いうち…